UniSa - IRIS Institutional Research Information System

Sfoglia per Autore  

Opzioni
Mostrati risultati da 1 a 9 di 9
Titolo Data di pubblicazione Autore(i) File
Memory analysis of Interest Point Detector and Compact Descriptor algorithms 1-gen-2012 Arcangelo, Bruna; Danilo, Pau; Claudio, Parrella; Gianfranco Di Nuzzo, ; Vigliar, Mario; Licciardo, GIAN DOMENICO; Napoli, Ettore; Giorgio, Lopez
Toward hardware implementation of DoG 1-gen-2012 Danilo, Pau; Vigliar, Mario; Licciardo, GIAN DOMENICO; Emanuele, Plebani; Arcangelo, Bruna; Claudio, Parrella
SASC: A hardware string alignment coprocessor for stereo correspondence2012 IEEE International Conference on Electronics Design, Systems and Applications (ICEDSA) 1-gen-2012 Vigliar, Mario; Fratello, Michele; Puglia, Luca; Raiconi, Giancarlo
Hardware coprocessor for stripe-based interest point detection 1-gen-2013 Vigliar, Mario; Licciardo, GIAN DOMENICO
CDVS: STM Detector Hw accelerator feasibility study and demonstrator 1-gen-2013 Thomas, Boesch; Giuseppe, Desoli; Licciardo, GIAN DOMENICO; Vigliar, Mario; Claudio, Parrella; Arcangelo, Bruna
SASCr2: Enhanced hardware string alignment coprocessor for stereo correspondence 1-gen-2014 Vigliar, Mario; Puglia, Luca; Fratello, Michele; Raiconi, Giancarlo
SASCr3: A Real Time Hardware Coprocessor for Stereo Correspondence 1-gen-2014 Puglia, Luca; Vigliar, Mario; Raiconi, Giancarlo
Weighted Partitioning for Fast Multiplier-less Multiple Constant Convolution Circuit 1-gen-2017 Licciardo, GIAN DOMENICO; Cappetta, Carmine; DI BENEDETTO, Luigi; Vigliar, Mario
Real-Time Low-Power FPGA Architecture for Stereo Vision 1-gen-2017 Puglia, Luca; Vigliar, Mario; Raiconi, Giancarlo
Mostrati risultati da 1 a 9 di 9
Legenda icone

  •  file ad accesso aperto
  •  file disponibili sulla rete interna
  •  file disponibili agli utenti autorizzati
  •  file disponibili solo agli amministratori
  •  file sotto embargo
  •  nessun file disponibile